NVIDIA тихо пересмотрела характеристики платформы Vera Rubin
NVIDIA без отдельного публичного объявления обновила технические характеристики платформы Vera Rubin. Изменения затронули пропускную способность памяти HBM4, интерфейса NVLink шестого поколения и сетевой подсистемы scale-out.
Разницу между версиями документации обнаружили при сравнении архивных копий официального сайта NVIDIA. Судя по данным Wayback Machine, корректировки были внесены в первой половине сентября 2026 года.
Изменения в характеристиках ускорителей
Для отдельного графического процессора Rubin первоначально указывались 288 ГБ памяти HBM4 с совокупной пропускной способностью 22 ТБ/с. В обновлённых спецификациях этот показатель снизился до 19,2 ТБ/с, то есть на 12,7%. Пропускная способность интерконнекта NVLink 6 также была уменьшена: с 3,6 до 3,0 ТБ/с, или на 16,7%.
Корректировки коснулись и стоечной системы Vera Rubin NVL72, в состав которой входят 72 ускорителя Rubin и 36 процессоров Vera. Общая пропускная способность HBM4 уменьшилась с 1580 до 1400 ТБ/с, а суммарная скорость фабрики NVLink — с 260 до 216 ТБ/с. При этом показатель внешних сетевых интерфейсов, напротив, вырос с 28,8 до 32,4 ТБ/с, что соответствует увеличению на 12,5%.
Изменения в HGX Rubin NVL8
Наиболее существенная ревизия зафиксирована для серверов HGX Rubin NVL8. Пропускная способность подсистемы памяти сократилась со 176 до 130 ТБ/с — на 26,1%. Объём доступной HBM4 был скорректирован с 2,3 до 2,0 ТБ, а совокупная скорость коммутации NVLink Switch — с 28,8 до 24,0 ТБ/с.
Пиковая производительность одного ускорителя при работе с разреженными матрицами NVFP4 осталась прежней — 50 PFLOPS. Однако заявленные показатели обучения для всей платформы HGX Rubin NVL8 немного снизились: с 280 до 270 PFLOPS в NVFP4 и со 140 до 130 PFLOPS в FP8/FP6.
Возможные причины пересмотра
NVIDIA пока не объяснила изменения официально. Отраслевые аналитики связывают их с трудностями контрактных производителей памяти при массовом выпуске 12-слойных стеков HBM4, рассчитанных на проектные частоты. Снижение требований к пиковой пропускной способности может повысить выход годных компонентов и помочь стабилизировать поставки при масштабном развёртывании инфраструктуры.
Фактическое влияние пересмотренных характеристик на производительность будет зависеть от архитектуры конкретных нейросетевых моделей. Особенно важна их чувствительность к задержкам при передаче данных между ускорителями и узлами вычислительного кластера: для одних задач изменения могут оказаться малозаметными, тогда как другие сильнее зависят от пропускной способности памяти и межсоединений.
